PCB Layouts platzieren und entflechten
Die zunehmende Komplexität, immer schneller werdender Signalgeschwindigkeiten, die Miniaturisierung und Vielfalt der verfügbaren Leiterplattentechnologien stellen immer höhere Anforderungen an das Leiterplattenlayout der zu entwickelnden Baugruppen. Auf Grundlage eines Leiterplattenhandbuchs entwickeln die Elektronikentwickler der pironex Produktionsdaten für die Leiterplatten. Profitieren Sie dabei von unserer langjährigen Erfahrung im Entwurf von PCB Layouts von Single- wie auch Multilayer-Leiterplatten. Die Entflechtung von Speicher und Prozessorbaugruppen erfolgt impedanzkontrolliert und manuell.
Die Produzierbarkeit und Prüffähigkeit der Baugruppen wird mit den EMS Dienstleistern für die zukünftigen Baugruppen abgestimmt.
Leiterplattenlayouts
Die pironex GmbH realisiert kundenspezifische Leiterplattenlayouts. Im ersten Schritt passen die Hardwareentwickler die Konturen der Leiterplatte an. Dies erfolgt in enger Abstimmung mit den Konstrukteuren der Gehäuse. Anschließend werden die Bauteile und Steckverbinder auf der Leiterplatte platziert. Nun werden die elektrischen Verbindungen mit dem modernen Layout-Tool Altium Designer geroutet. Komplexe Leiterplattenkonstruktionen müssen in der Regel manuell geroutet werden. Das Platzieren und Entflechten der Leiterplatten erfolgt in enger Zusammenarbeit mit der Gehäusekonstruktion, um das finale Gerät kostengünstig fertigen zu können.
Dabei kommt es immer darauf an, dass die Baugruppen kostengünstig gefertigt werden können. Das heißt, das Leiterplattenlayout der Leiterplatten müssen auf die entsprechenden Maschinenrichtlinien und Designrichtlinien abgestimmt sein.
Arbeitsschritte PCB-Layout von Leiterplatten
- Prüfung des vorhandenen Konzeptes
- Erstellung der benötigten Bibliotheken für die passiven und aktiven Bauelemente
- Anpassung der elektronischen Schaltungsteile inklusive VHDL-Komponenten
- Integration von FPGA- und CPLD-Funktionsbaugruppen
- analoge oder digitale Simulation der elektronischen Schaltung
- Umsetzung der Mechanik-CAD-Vorgaben
- Impedanzberechnung der Leiterbahnen und Leiterplatten
- Entflechtung (Routing) der Multilayer Leiterplatte
- ausführliche Dokumentation
- Archivierung der Bibliotheken (Bauteile, Footprints)
- EMV gerechtes Layout Altium Designer PCB File
- Erstellung der Produktionsunterlagen (Gerberdaten, Bohrdaten, Bestückungsdaten)
Bibliotheken
Die Entwicklungsabteilung verwendet sorgfältig parametrisierte und gewartete Bibliotheken, sodass die Informationen zu den eingesetzten elektronischen Bauteilen aktuell sind. Somit ist Rückführung auf die Komponenten-Grunddaten gewährleistet und abgekündigte Bauteile können jederzeit ausgetauscht werden.
Gerade in Zeiten von Bauteilknappheit und schlechter Verfügbarkeit von passiven und aktiven Komponenten ist der unmittelbare Abgleich der Datenbanken der Distribution entscheidend über den erfolgreichen Projektverlauf.
Altium Designer
Mit dem Schaltplan- und Leiterplatten-Entwicklungswerkzeug Altium Designer entwickelt die Abteilung Elektronikentwicklung Schaltpläne. Mit dem Layout-Tool von Altium werden die Leiterplatten (PCB) geroutet. Mit dem Werkzeug lassen sich alle Spezialfälle wie Delay-Time-Controlled-Routing, Differenzial-Pair- und Impedance-Controlled-Routing, etwa für High-Speed-Designs, professionell umsetzen.
Nach Fertigstellung des kundenspezifische Leiterplatten-Design werden die Arbeitsergebnisse in Form von Layout- und Fertigungsdaten zur beliebigen Weiterbearbeitung und Produktion an den Kunden übergeben.
Wir sind als qualifizierte Servicepartner von Altium Designer gelistet.
